CMT诞生的背景，CMT技术的实质及其优势。
传统微处理器的发展瓶颈
当前，微处理器的发展日新月异。我们结合传统的X86处理器的发展局限性以及计算机应用的发展趋势向大家介绍CMT技术提出的背景。
传统通用微处理器体系结构的局限性
我们日常所见的以X86为代表的通用微处理器均是采用冯－诺依曼模型的单处理器单指令流芯片，以计算为中心的冯－诺依曼体系结构规定了计算机存储式程序（Stored Program）的运作方式，即CPU的处理所需的指令和数据只能经由存储器获得。
当前，传统的微处理器主要有如下三方面的发展局限性：
内存带宽和访问延迟的限制
在摩尔定律的推动下，CPU的速度差不多每隔两年就提升一倍。然而，从目前的技术发展现状看，存储器的速度提高得很慢，基本上内存访问速度每隔六年才提升一倍。因此，这两者差距越拉越大，从而造成了CPU空算等待存储器的时间占了很大的比例。根据统计数据，在高主频的计算机中，有可能高达85％的时间浪费在等待内存的存取上。如果将处理器比作一个工厂的流水线，那么这就意味着，整个流水线大部分的时间都是空闲着，因为不能获取需要处理的原材料。
指令级并行遭遇危机
为了提高处理器的性能，传统的解决方法是力图不断提高处理器的指令级并行性（ILP，Instruction Level Parallelism）。所谓ILP是指在处理器中引入多个功能部件（注意：是功能部件而不是处理器内核），例如：整型处理部件、浮点处理部件、加载/存储部件等，为处理器提供并发利用这些功能部件执行多条指令的能力。处理器负责挖掘指令间的并行执行能力，即：找出能够同时分别使用这些部件的不相干指令，在每个时钟周期内发送和执行尽可能多条指令。近年来，人们为了提高处理器的指令级并行度更是做了不懈的努力：一方面将一些原来应用于大型机的体系结构技术，例如：超标量，多级缓存，预测执行等指令级并行处理技术引入到微处理器芯片；另一方面，引入深度流水，将指令的执行划分为更多更细的流水级。
然而，相关技术的副作用以及计算类型的转变使得ILP技术已经难以满足处理器性能进一步增长的需求并可能成为约束处理器性能增长的主要因素。一方面，超长流水线引入了超大指令窗口，一旦转移预测失败，就势必要将多个预先加载的指令清空并重新加载新的指令，这一操作过程对于处理器的性能的影响是非常大的，往往会带来不可忽视的性能损失；另一方面，I
